1、vhdl進(jìn)程有哪幾部分組成

2、Vhdl過(guò)程由五部分組成：實(shí)體、結(jié)構(gòu)、庫(kù)、包和配置。VHDL是一種用于電路設(shè)計(jì)的高級(jí)語(yǔ)言。出現(xiàn)在20世紀(jì)80年代末，最初由美國(guó)國(guó)防部開(kāi)發(fā)，供美國(guó)軍方使用，以提高設(shè)計(jì)的可靠性，縮短開(kāi)發(fā)周期。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了許多具有硬件特征的語(yǔ)句外，VHDL在語(yǔ)言形式、描述風(fēng)格和語(yǔ)法上都與通用高級(jí)計(jì)算機(jī)語(yǔ)言非常相似。

3、VHDL翻譯成中文就是超高速集成電路的硬件描述語(yǔ)言，主要用于數(shù)字電路的設(shè)計(jì)。其在國(guó)內(nèi)的應(yīng)用多在FPGA/CPLD/EPLD的設(shè)計(jì)中。當(dāng)然，在一些功能強(qiáng)大的單元中，也用它來(lái)設(shè)計(jì)ASIC。

4、VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了許多具有硬件特征的語(yǔ)句外，VHDL在語(yǔ)言形式、描述風(fēng)格和語(yǔ)法上都與通用高級(jí)計(jì)算機(jī)語(yǔ)言非常相似。VHDL的程序結(jié)構(gòu)特點(diǎn)是將一個(gè)工程設(shè)計(jì)，或設(shè)計(jì)實(shí)體(可以是一個(gè)元件、一個(gè)電路模塊或一個(gè)系統(tǒng))分為外部部分(或可見(jiàn)部分和一個(gè)端口)和內(nèi)部部分(或不可見(jiàn)部分)，既涉及實(shí)體內(nèi)部功能，又涉及算法完成部分。定義了一個(gè)設(shè)計(jì)實(shí)體的外部接口后，一旦其內(nèi)部開(kāi)發(fā)完成，其他設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分為內(nèi)部和外部部分的概念是VHDL系統(tǒng)設(shè)計(jì)的基本點(diǎn)。

本文到此結(jié)束，希望對(duì)大家有所幫助。

版權(quán)說(shuō)明：本文由用戶上傳，如有侵權(quán)請(qǐng)聯(lián)系刪除！

標(biāo)簽：